KVBizInsights
⌕

TRACK 01 · SEMICONDUCTOR · 반도체

Bán dẫn từ số 0

Đi từ transistor và cổng logic đến kiến trúc chip, thiết kế, fab, đóng gói, kiểm thử và cơ hội nghề nghiệp.

4/65 bài đã xuất bản← Hub Công nghệ cao

Học liên tục trong một nhánh

Mục lục theo đúng thứ tự

Số “Ngày” là lịch phát hành chung.
Số “Bài” là thứ tự riêng của series này.

  1. 01Ngày 01 · Đã xuất bảnTransistor: công tắc nhỏ tạo nên thế giới sốGiải thích transistor bằng ví dụ công tắc nước.
  2. 02Ngày 01 · Đã xuất bảnWafer, die và chip khác nhau thế nào?Nhìn ảnh sản phẩm và gọi đúng wafer, die, package.
  3. 03Ngày 02 · Đã xuất bảnTừ bit đến cổng logic: AND, OR, NOT để làm gì?Tự lập bảng chân trị cho ba cổng cơ bản.
  4. 04Ngày 02 · Đã xuất bảnMạch tổ hợp và mạch tuần tự: khác nhau ở trí nhớPhân biệt bộ cộng và bộ đếm.
  5. 05Ngày 03 · Sắp đăngCPU, GPU, NPU và MCU: mỗi loại giỏi việc gì?Chọn bộ xử lý cho camera, robot và máy chủ.
  6. 06Ngày 03 · Sắp đăngMemory: SRAM, DRAM, NAND và HBM dễ hiểuVẽ tháp bộ nhớ từ nhanh–đắt đến chậm–rẻ.
  7. 07Ngày 04 · Sắp đăngFabless, foundry, IDM và OSAT: ai làm phần nào?Xếp bốn mô hình vào đúng chuỗi giá trị.
  8. 08Ngày 04 · Sắp đăngSpecification: bản hợp đồng kỹ thuật của con chipViết specification 10 dòng cho bộ đếm nhỏ.
  9. 09Ngày 05 · Sắp đăngMột ngày trong fab: chip đi qua hàng trăm công đoạnNhớ được vòng Deposit–Pattern–Etch–Measure.
  10. 10Ngày 05 · Sắp đăngQuang khắc: dùng ánh sáng để in mạch lên waferKể lại quang khắc bằng ví dụ in ảnh.
  11. 11Ngày 06 · Sắp đăngPhotoresist, mask và reticle: ba lớp của bản in chipPhân biệt vật liệu nhạy sáng và bản mẫu.
  12. 12Ngày 06 · Sắp đăngDUV và EUV: vì sao bước sóng ngắn quan trọng?Giải thích EUV mà không dùng từ “tiên tiến”.
  13. 13Ngày 07 · Sắp đăngDeposition: phủ từng lớp vật liệu siêu mỏngChọn phương pháp theo độ phủ và độ chính xác.
  14. 14Ngày 07 · Sắp đăngEtching: bỏ đúng phần vật liệu không cầnGiải thích tính chọn lọc và độ thẳng thành.
  15. 15Ngày 08 · Sắp đăngDoping và ion implantation: chỉnh tính dẫn điệnPhân biệt vật liệu loại p và n ở mức trực giác.
  16. 16Ngày 08 · Sắp đăngCMP: đánh phẳng wafer để xây lớp tiếp theoMô tả CMP như chuẩn bị nền trước khi lát sàn.
  17. 17Ngày 09 · Sắp đăngMetrology và inspection: đo khác tìm lỗi thế nào?Phân biệt measurement và defect inspection.
  18. 18Ngày 09 · Sắp đăngProcess window: khoảng vận hành an toàn của công đoạnVẽ khoảng nhiệt độ–thời gian đạt yêu cầu.
  19. 19Ngày 10 · Sắp đăngYield: vì sao cùng một wafer có die tốt và die lỗi?Tính yield đơn giản từ bản đồ 100 die.
  20. 20Ngày 10 · Sắp đăngDefect, fault và failure: lỗi nằm ở ba tầng khác nhauPhân loại ba tình huống lỗi.
  21. 21Ngày 11 · Sắp đăngPackaging: die cần điện, bảo vệ và tản nhiệtVẽ bốn chức năng của package.
  22. 22Ngày 11 · Sắp đăngWire bonding, flip-chip và bump: nối die ra bên ngoàiChọn kết nối cho sản phẩm đơn giản và hiệu năng cao.
  23. 23Ngày 12 · Sắp đăngAdvanced packaging và chiplet: ghép nhiều die thành hệ thốngGiải thích chiplet bằng ví dụ lắp module.
  24. 24Ngày 12 · Sắp đăngHBM: bộ nhớ xếp chồng để đưa dữ liệu nhanh hơnVẽ đường dữ liệu giữa compute và memory.
  25. 25Ngày 13 · Sắp đăngTest chip: kiểm tra chức năng trước khi giao hàngVẽ hai cổng kiểm tra trước và sau packaging.
  26. 26Ngày 13 · Sắp đăngATE và test program: máy kiểm thử hỏi chip điều gì?Viết năm câu hỏi test cho một IC giả định.
  27. 27Ngày 14 · Sắp đăngVerification khác testing ở đâu?Phân biệt simulation, verification và production test.
  28. 28Ngày 14 · Sắp đăngRTL và synthesis: từ hành vi thành cổng logicTheo dõi một bộ đếm từ RTL tới netlist.
  29. 29Ngày 15 · Sắp đăngClock và reset: nhịp tim và nút khởi động của mạchGiải thích lỗi khi reset không rõ ràng.
  30. 30Ngày 15 · Sắp đăngTiming: setup, hold và critical path dễ hiểuDùng ví dụ chuyền baton để kể lại timing.
  31. 31Ngày 16 · Sắp đăngAnalog và digital: thế giới thật đi vào chip bằng cách nào?Tìm phần analog và digital trong một cảm biến nhiệt.
  32. 32Ngày 16 · Sắp đăngADC và DAC: cây cầu giữa điện áp và con sốTính số mức của ADC 8-bit.
  33. 33Ngày 17 · Sắp đăngPower semiconductor: chip cũng phải điều khiển điện lớnTìm power device trong EV và robot.
  34. 34Ngày 17 · Sắp đăngThermal: nhiệt giới hạn hiệu năng và tuổi thọ chipVẽ chuỗi die–TIM–heat sink–air.
  35. 35Ngày 18 · Sắp đăngCleanroom: bụi nhỏ có thể phá hỏng chip lớn thế nào?Lập checklist hành vi vào phòng sạch.
  36. 36Ngày 18 · Sắp đăngContamination control: hạt, kim loại và hóa chấtGhép loại contamination với biện pháp kiểm soát.
  37. 37Ngày 19 · Sắp đăngDOE: thay đổi có kế hoạch để tìm nguyên nhânThiết kế thí nghiệm hai yếu tố đơn giản.
  38. 38Ngày 19 · Sắp đăngSPC: nhìn xu hướng trước khi sản phẩm hỏngĐọc tín hiệu bất thường trên control chart.
  39. 39Ngày 20 · Sắp đăngNode nanometer không còn là một kích thước duy nhấtTránh ba cách so sánh node sai.
  40. 40Ngày 20 · Sắp đăngPPA: performance, power và area luôn phải đánh đổiChọn PPA cho smartwatch và server.
  41. 41Ngày 21 · Sắp đăngEDA và PDK: bộ công cụ thiết kế chipVẽ đường từ schematic/RTL đến tape-out.
  42. 42Ngày 21 · Sắp đăngTape-out: vì sao một lần gửi thiết kế rất căng thẳng?Lập checklist sign-off đơn giản.
  43. 43Ngày 22 · Sắp đăngSupply chain chip: thiết kế, IP, tool, vật liệu và thiết bịVẽ ít nhất sáu nhóm nhà cung cấp.
  44. 44Ngày 22 · Sắp đăngSemiconductor equipment engineer cần hiểu cơ–điện–vacuumMap nền tảng cơ điện tử vào năm subsystem.
  45. 45Ngày 23 · Sắp đăngSemiconductor materials: silicon chỉ là điểm bắt đầuXếp vật liệu theo công đoạn sử dụng.
  46. 46Ngày 23 · Sắp đăngVacuum: vì sao nhiều công đoạn cần môi trường ít phân tử?Mô tả pump, chamber và leak ở mức hệ thống.
  47. 47Ngày 24 · Sắp đăngESD: tia tĩnh điện vô hình có thể giết chipLập checklist bàn làm việc chống ESD.
  48. 48Ngày 24 · Sắp đăngReliability test: temperature cycle, burn-in và humidityGhép stress test với failure mechanism.
  49. 49Ngày 25 · Sắp đăngAI accelerator: multiply–accumulate và data movementVẽ compute, memory và interconnect.
  50. 50Ngày 25 · Sắp đăngEdge AI và cloud AI: đặt trí tuệ ở đâu?Chọn nơi chạy AI cho ba sản phẩm.
  51. 51Ngày 26 · Sắp đăngSản xuất chip bền vững: nước, điện và hóa chấtTìm ba điểm đo tài nguyên trong fab.
  52. 52Ngày 26 · Sắp đăngTraceability: mỗi die đã đi qua những gì?Thiết kế mã truy vết tối thiểu.
  53. 53Ngày 27 · Sắp đăngSemiconductor project đi từ concept đến mass productionVẽ các cổng quyết định của dự án.
  54. 54Ngày 27 · Sắp đăngNPI: đưa thiết kế mới vào sản xuất ổn địnhTạo checklist readiness trước pilot.
  55. 55Ngày 28 · Sắp đăngĐọc datasheet chip: bắt đầu từ absolute maximum hay feature?Tìm pin, supply, timing và thermal.
  56. 56Ngày 28 · Sắp đăngĐọc process flow mà không lạc trong từ viết tắtTóm tắt một flow bằng bảng bốn cột.
  57. 57Ngày 29 · Sắp đăngDebug chip: khoanh vùng từ symptom đến root causeDùng cây lỗi cho một output sai.
  58. 58Ngày 29 · Sắp đăngRoot cause và corrective action: sửa nguyên nhân, không sửa biểu hiệnViết 5 Why cho một lỗi mẫu.
  59. 59Ngày 30 · Sắp đăngBản đồ nghề bán dẫn: design, process, equipment, test và qualityChọn hai vai trò gần nền tảng nhất.
  60. 60Ngày 30 · Sắp đăngKỹ năng nền cho packaging và test tại Việt NamChốt mini-project liên quan test/quality.
  61. 61Ngày 31 · Sắp đăngMini-project bán dẫn không cần fab: RTL và verificationLàm module nhỏ, testbench và báo cáo bug.
  62. 62Ngày 31 · Sắp đăngMini-project dữ liệu fab: yield và anomalyTạo notebook có baseline và giới hạn.
  63. 63Ngày 33 · Sắp đăngĐánh giá một công ty chip mà không chạy theo TOPSDùng checklist 12 câu hỏi.
  64. 64Ngày 33 · Sắp đăngĐánh giá công nghệ mới: claim, evidence và assumptionGắn nhãn fact, company claim và inference.
  65. 65Ngày 34 · Sắp đăngÔn tập bán dẫn bằng 25 thuật ngữ nối thành một câu chuyệnTự kể lại và đánh dấu chỗ còn vấp.